

Patent Abstracts of Japan

PUBLICATION NUMBER

01061958

PUBLICATION DATE

08-03-89

APPLICATION DATE

02-09-87

APPLICATION NUMBER

: 62219827

APPLICANT:

MITSUBISHI ELECTRIC CORP:

INVENTOR:


MITSUI KOTARO;


INT.CL.


H01L 31/04 H01L 21/60 H01L 29/44

TITLE

SEMICONDUCTOR DEVICE







ABSTRACT:

PURPOSE: To prevent any cracks from occurring upon welding of an interconnector to a bus electrode, by providing a bonding paste part electrically insulated, to which external wirings of surface electrodes are connected, on an Si substrate.

CONSTITUTION: An n-type Si substrate 1 includes an n-type GaAs layer 2, a p-type GaAs layer 3, and an antireflection film 4 formed thereon, all those elements constituting a GaAs solar cell 51. The substrate 1 further includes a bus electrode (bonding pad part) 5b of a p-type electrode 5 provided thereon via an insulating layer 8. Connection between a grid electrode 5a disposed on the p-type GaAs layer 3 and the bus electrode 5b disposed on the n-type Si substrate 1 is assured by providing part of the grid electrode 5a on the n-type Si substrate 1. Thereupon, an insulating layer 8 electrically isolates the grid electrode 5a from an pn junction 7. Consequently no direct stress is applied on the p-type GaAs layer 3 upon welding of an interconnector 12, thereby preventing any crack from being produced in the p-type GaAs layer 3.

COPYRIGHT: (C)1989,JPO&Japio

⑩日本国特許庁(JP)

⑪特許出願公開

⑩公開特許公報(A)

昭64-61958

@Int.Cl.4

織別記号

庁内整理番号

母公開 昭和64年(1989)3月8日

H 01 L 31/04 21/60 29/44 E-6851-5F N-6918-5F

Z-7638-5F 審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 半導体装置

> 頣 昭62~219827

額 ❷出 昭62(1987)9月2日

砂発 明 者 三井 與 太 郎

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

の出 顔 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

砂代 理 弁理士 大岩 増雄 外2名

し、鉄明の名称

半導体装置

2. 特許請求の報照

- (1) 81茲収上に形成された81以外の材料よ りなる半導体圏を有し、前紀半導体圏中に少なく とも1つの機能が付加され、かつ旅記SI茜板の 表面と前紀半時体間上に裏面電極および表面電極 が設けられた半導体装置において、前記半導体器 を前記 8 : 遊板上の一部に影成し、前記表面電極 の外部への配線が接続されるポンディングパッド 部を前記81萬板上の前記半導体圏が形成されて いない部分に前記8~芸板と電気的に絶縁して彫 成したことも特徴とする半時体较製。
- 8 | 遊板とポンディングパッド部との電気 的絶様は、倫記Bi基収内に形成されたpn接合 の逆方向腎圧によって保持されていることを特徴 とする特許請求の範囲的(1)項記載の半導体装置。 3.発明の静動な説明

(応衆上の利用分野)

この発明は、半導体袋盥に係り、特にSi菇板 上に、8i以外の半導体間を有する半導体装置の 電瓶構造に関するものである。

〔従来の技術〕

第5 関(a), (b)は、例えばSi茜板上に形成 されたG AA a太陽電池の従来構数を示す図で、館 8 図(a)は早面図、館 5 図(b)は、蛇 5 図(a)に おけるC-C祭による断缸図である。

第5 刻において、1 はヵ形 5 i 基板、2 はヵ形 G a A a 層、3 は p 形 G a A s 層、4 は反射防止膜、 5 は p 影増極(表面電極)で、グリッド電極5 a 。 パス間振ちなからなり、グリッド間振ちょは光電 旅を築める単電極の役割をなすものであり、また、 パス堪振5b.は各グリッド懺振5a に按続されて いて、外部への配線が行われるポンディングパッ ド都となるものである。6は n 形電極(皮配電板)、 7はpn狡合である。このように構成されたGa As 太陽復地55においては、pn核介フで発生 した光起電力がp形電極5,n形電極8を通して 外部に似り出される。避君はこのような太陽出地

特開昭64-61958(2)

が数多く、直列あるいは並列に接続されて、いわゆるモジュールを形成し、大きな能力を得ている。数多くの太陽世池間の配線には、鉄あるいはコパールなどの村質よりなるインタコネクター2がパス世級56上にのせられてパラレルギャップ法には特徴され、直列接続の場合には隣接する太陽電池のパス電極(p形電極)5 b に、このインタコネクター2がパラレルギャップ熔接される。

(類明が解決しようとする問題点)

 いるととになる。とのようなp形G m A m B 3 に 物 接時の機械的ストレスおよび 熱的ストレスが加えられることにより、 容易にクラックが発生してしまい、 ひどい 場合にはp n 接合 7 がショート 状態となり、全く 太陽 電池の 機能を果さなくなるという異題点があった。

この発明は、上記のような問題点を解析するためになされたもので、インタコネクタのバス電極への熔接時におけるクラックの発生することのない半導体複数を得ることを目的とする。

【問題点を解決するための手段】

この発明に係る半導体装置は、半導体層を8i 基板上の一部に形成し、表面電磁の外部への配線 が接続されるボンディングパッド部をSi遊板上 の半導体器が形成されていない部分にSi遊板と 電気的に絶縁して形成したものである。

(作用)

ての発明においては、表面性極の外部への配線 が接続されるポンディングパッド部をSi 遊板上 に電気的に絶縁して散けたことから、インタコホ

クタを熔抜する際の機械的,熱的ストレスは G a A s 細に及ぶことはなく、そのため G a A s 細にク ラック等が発生することはない。

[実施例]

以ド、この発明の実施例を図面に基づいて説明する。

第1関(a)~(c)はこの発明の一実施例を示す 図で、第1図(a)はSi 装板上のGaAs太陽電池の平面図、第1図(b)は、第1図(a)におけるA-A終による新面図、第1図(c)は、第1図(a) におけるB-B終による断面図である。

また、p形GaAs財3上に設けられているグリッド電極5aとn形Si遊板1上に設けられたパス電極5bとの接続は、第1短(c)に示すように、グリッド電極5aの一部をn形Si遊板1上に設けることによって可能となっている。この時、pn技合7とグリッド電極5aとは絶縁四8によって電気的に分離されている。また、反射防止損4が絶縁体であればこの絶線層8を独ねることが可能は4を形成する際、間時にn形Si遊板1上の絶線をすることが可能になる。

この発明による n 形 S i 遊板 1 上の G a A a 太陽 他 他 5 1 においては、バス恒極 5 b が n 形 S i 遊板 1 上に絶縁 間 8 を介して形成されているため、インタコネクタ 1 2 の熔接時のストレスは直接 p 形 G a A s 形 3 にクラックが発生することはない。

第2 図はての発明の他の実施例を示す断面図で、 パス電極5 b の一部の構成が異なる G a A a 太陽低 他 5 2 を示すものである。 この実施例では、細いグリッド覚悟ちょ、p形GaAs層3の改差部分をカバーしている第1図の実施例と比べ、幅広いバス電極5bにより前記改 窓部分のカバーをしているため、新粋等の危険が低級されている。

第8回はとの発明のさらに他の実施例を示す図で、n形 8 i 遊板 1 とパス電板 5 b との電気的総様を P n 接合の逆附圧によって行っている G a A s 太陽電池 6 3 を示するのである。

的3 図において、9 は前記 n 形 S i 基板 1 に形成された p 形 S i 層で、1 0 はこの p 形 S i 層 9 に形成された n 形 S i 層で、1 1 は前記 p 形 S i 層 9 上に設けられた 前御電板である。

ての構成では、 n 形 S i 題 1 O と p 形 S i 題 9

第4 図はての発明のさらに他の実施例を示す図である。この図は、 n 形 S i 裁収 1 上の G a A s I C 5 4 の販罰を示す。

n 形 8 i 基板 1 上に n 形 G a A s 超 2 が形成されており、 との n 形 G a A s 超 2 内に I C 阿路部分 1 3 が形成され、 n 形 G a A s 超 2 と、外部 B 略 への f 線の ためのインタコネクタ 1 2 が接続される n 形 S i 基板 1 表面とがほぼ 関 一 平面内にあるように 解域されている。 との 災 躯 例では、 n 形 G a A s 圏 2 表面から n 形 S i 基板 1 表面への配線は 及 整部分を 軽ない で 実施されている ため、 配 様 プロセスが 終 粉になり、 素子の 信 銀 性 が 向 上 すると

いう利点がある。

なお、上記各実施例では n 形 S i 載板 1 上の G a A a 太陽電地 5 1 ~ 5 3 および G a A a I C 5 4 の場合について説明してきたが、 n 形 S i 載板 1 上に形成された B i 以外の材料からなる任意の半 坊体装製においても適用でき、鋼様の効果を装する。

[発明の効果]

以上説明したように、との発明は、半球体圏を S i 裁板上の一部に形成し、 数面電極の外部への 配線が接続されるボンディングパッド部を S i 裁 板上の半導体圏が形成されていない部分に S i 装 板と電気的に絶縁して形成したので、外部への配 終を実施する際に、 機械的ストレスおよび 外で が発生することがなく、半導体 体盤にクラック等が発生することがなく、半導体 後観の性能, 製造歩町りが向上するという効果が ある。

4. 図面の簡単な説明

奶 1 図 (a)~ (c)はこの発明の G a A a 太陽 懺地

の一実施例を示す関で、你1回(a)は平面回、第1回(b)は、第1回(a)における人一人物による新面側面図、第1回(c)は、第1回(a)におけるB-B級による新面側面図、第2回~第4回はこの発明の他の実施例をそれぞれ示す新面側面図、第5回(a)、(b)は従来のGaAs太陽電池を示す図で、第5回(a)は平面図、第5回(b)は、第5回(a)におけるC-C級による新面側面図である。

図において、1 はn 形 S i 遊板、2 は n 形 G a A s 間、3 は p 形 G a A s 間、5 は p 形 電 極、5 a は グ J p ド 地 極、5 b は パス 地 極、 6 は n 形 也 板、7 は p n 接 合、8 は 的 縁 間、9 は p 形 S i 層、1 O は n 形 S i 層、1 1 は 例 即 電 極、 1 2 は 4 ンクコネクタである。


なお、各図中の同一符号は調一または相当部分 を示す。


代型人 大 岩 増 雄 (外2名)


特開昭64-61958(4)




第 2









(自発) \$3 g 統補正書 12 昭和

特件庁長官殿



」。事件の表示 特顧昭 62-218827号

2. 発明の名称 半導体裝置

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名·称 (601) 三菱電機株式会社

代表者 志 妓 守 哉

4. 代 理 人


住 所


東京都千代田区九の内二丁目2番3号


三菱虹极株式会社内


(7375) 弁理士 大 岩 増 雄 (デ (连符先03(213)3421特許部)














特開昭64-61958(5)

5、袖正の対象

明知書の特許額求の範囲の額,発明の詳細な説明の報,図面の額単な説明の報および図面 6.補正の内容


- (1) 明細書の特許請求の範囲を別紙のように補 正する。
- (2) 明朝書第4頁18行、18行、第9頁10 行の「表面電極」を、いずれも「電極」と補正する。
- (8) 同じく第8頁12行,13行,14行, 17~18行の「n形G a A s 版2」を、いずれ も「i形G a A s 版22」と補正する。
- (4) 同じく第10頁18~14行の「12はインタコネクタである。」を、「12はインタコネクタ、22はi形G a A s 脳である。」と袖正する。
- (5) 図面中、第4図および第5図 (a), (b) を別紙のように袖正する。

旦 上

2. 特許期求の範囲

- (1) SI 基板上に形成されたSI 以外の材料よりなる半導体を有し、前記半導体層中に少なる半導体層を有し、前記半導体層中に少路上に電極が設けられた半導体装置において、前記半導体圏を前記 SI 基板上の一部に形成し、前記低極の外部への配線が接続されるボンディングパッド部を前記 SI 基板上の前記半導体層が形成されていない部分に前記 SI 基板と電気的に絶縁して形成したことを特徴とする半導体装置。
- (2) SI装板とボンディングパッド部との電気 的絶線は、前記SI茎板内に形成されたpn接合 の逆方向耐圧によって保持されていることを特徴 とする特許構求の範囲(1) 項記載の半導体装置。

第 4 図



22:1 形GaAs居

第 5 図

